FPGA芯片抗SEU故障设计研究

admin · 发表于昨天 19:43

题目：

雅宝题库答案：

****此区域为收费内容**** 需支付 1 知识币后可查看，1币=0.01元查看答案

雅宝题库解析：
电子设备在空间、外太空的应用中，必须考虑高能带电粒子（射线）对电子设备可能造成的影响，电子系统对系统的可靠性和可用性的要求也越来越高。单粒子翻转（single-event upset, SEU）是由高能带电粒子投射到集成电路器件的敏感区域引起的，通常会导致FPGA中的存储单元内容改变（即位翻转）。由于FPGA用户可编程功能依赖于存储在设备中数以百万计的配置锁存器中的数据，配置存储数组中的SEU可能对所期望实现的功能造成不利的影响。SEU带来的后果可能是计算结果错误，程序执行序列错误，甚至是系统的崩溃。因此研究SEU的发生原因，对系统性能的影响和方式，防止、缓和单粒子翻转、增强可编程器件抗SEU性能的技术研究也变得十分重要。本文首先介绍了SEU的产生原理及其对系统或设备性能可能造成的影响，讨论几种目前常采用的抗SEU技术，通过比较其优缺点，结合容错技术和错误检测与修复、动态重配置等技术，提出一种基于动态重配置的SEU故障检测与修复系统的设计方案，所使用的Virtex系列FPGA 芯片支持后配置读写操作，用于配置存储数组的访问。回读功能和支持部分重配置的功能允许系统检测并修复配置存储器中的SEU，而不打断其操作，为实时检测目标芯片配置内容是否发生SEU故障，并对故障进行修复提供了保障。另外，本文采用故障注入的方式模拟在轨工作过程中可能遭遇的SEU故障，有效降低了测试验证系统可靠性的成本。

FPGA芯片抗SEU故障设计研究

天涯海角也要找到Ni：FPGA芯片抗SEU故障设计研究

浏览过的版块

QQ微信同步：1144766066。

服务

网站

战略合作