SCEP-II型软件无线电实验平台关键技术研究与系统设计

[复制链接]
查看: 214|回复: 0

2万

主题

3万

帖子

7万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
72282
发表于 2022-9-20 09:25:18 | 显示全部楼层 |阅读模式
目:


雅宝题库答案
****此区域为收费内容****    需支付 1 知识币后可查看,1币=0.01元查看答案


雅宝题库解析:
软件无线电是90年代初提出并发展起来的通信理论与技术,广泛应用于军用和民用通信领域。在软件无线电系统中,数字信号处理系统是整个系统的核心,能够实现宽带中频信号的数字化转换和数字信号处理,高速ADC/DAC子系统是其中最具有挑战性的一个设计环节,其性能不但影响中频信号的带宽、采样和处理速度等关键指标,还直接影响后级数字信号的品质。本论文的主要研究内容是高速高动态性能的ADC/DAC系统设计与研制,深入研究高速时钟低抖动技术和高速信号宽带匹配技术。在此基础上,为满足软件无线电系统可程控、可扩展和可灵活配置的要求,设计并实现一个以FPGA为主处理器的软件无线电宽带中频信号处理实验平台。整个平台包括低抖动时钟调理电路,高速ADC/DAC子系统、FPGA子系统、DDR SDRAM数据存储子系统、高速以太网数据传输子系统以及电源子系统。本文对各子系统逐一进行讨论,包括方案论证,电路设计等,利用Matlab及ADIsimADC等工具对高速ADC/DAC子系统和高速数据存储子系统进行了功能仿真,并完成了各子系统的PCB板图绘制及硬件调试,对各子系统进行了全面完整的性能测试。系统硬件平台的设计和软硬件调试工作已经顺利完成,高速ADC/DAC子系统动态性能指标良好(SNR优于57dB、SFDR优于69dB),低抖动时钟调理电路可稳定输出抖动性能低于6ps的高速时钟,高速数据存储子系统工作在80MHz,可进行正常的读写,高速以太网数据传输子系统可以高速与PC进行数据互传,各子系统指标均已达到系统设计要求。





上一篇:非均匀参与介质建模技术的研究与实现
下一篇:卫星导航着陆系统飞行校验方法的研究
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩课程推荐
|网站地图|网站地图