双系统卫星导航接收机跟踪环路研究与FPGA实现

1144766066 · 发表于 2022-4-9 09:37:47

题目：

雅宝题库答案：

****此区域为收费内容**** 需支付 1 知识币后可查看，1币=0.01元查看答案

雅宝题库解析：
随着便携式民用卫星导航设备的快速发展，集成了射频前端、基带处理和导航软件的单芯片SoC解决方法已经成为市场主流。国内出现了一批掌握自主知识产权的卫星导航SoC制造商，但其市场接受度较低。究其原因，与国际一流的同类产品相比[23][24]，除捕获跟踪灵敏度不足外，功耗上的差距是一个主要因素。SoC芯片中，处理器主频是基带功耗的最重要标志。例如SiRF III导航芯片采用ARM7处理器，主频50MHz，整片功耗150mW [23]。通过本文中估算可知，采用传统的“累加和中断”跟踪环路架构[1][29]，几乎不可能实现如此低的主频和功耗。针对上述情况，本文提出一种支持低功耗导航SoC的“软硬件”划分方案；并给出相应的“硬件自主式跟踪模块”设计：在硬件模块内部实现跟踪环路的闭环。导航软件不再需要响应频繁的“累加和”中断，极大降低了CPU实时处理负担。该“硬件自主式跟踪模块”的引入，为降低处理器主频创造了条件。在对跟踪环路进行“定点仿真”的基础上，本文基于硬件描述语言实现跟踪环路的鉴别器、滤波器。出于运算精度和节省芯片面积的考虑，本文选用“迭代式”CORDIC (COordinate Rotation DIgital Computer)算法[16][17]实现ATAN2、SQRT、除法等复杂运算。在满足导航基带芯片精度要求[31]的前提下，根据项目的指标要求，选择尽可能低的寄存器字长，以节省芯片面积、功耗。基于本人开发的“导航接收机基带电路板”，采用信号模拟器，对“硬件自主式跟踪模块”和课题组的导航软件进行了联合测试。测试结果表明“硬件跟踪模块”能正确工作。另外，为方便该“跟踪模块”的SoC系统集成，本论文选择ARM公司的AMBA总线规范[38]，对“跟踪模块”进行了片上总线(On-Chip Bus)接口封装。

双系统卫星导航接收机跟踪环路研究与FPGA实现

天涯海角也要找到Ni：双系统卫星导航接收机跟踪环路研究与FPGA实现

相关帖子

QQ微信同步：1144766066。

服务

网站

战略合作