1. 由组合逻辑电路的功能特点可知，任意时刻电路的输出(? ? )。
A. 仅取决于该时刻的输入状态
B. 仅取决于电路过去的输出状态
C. 与该时刻输入状态和电路过去的输出状态均有关
答案:
2.下列消除竞争冒险的方法中，(??? )是错的。
A. 在逻辑设计时增加冗余项
B. 接入滤波电容
C. 引入时钟脉冲
答案:
3.普通二进制编码器的输入变量中，任何时刻(? ? )。国开形成性考核答案
A. 均可多个被编对象有输入，它们共同确定编码结果
B. 均可多个被编对象有输入，但只对优先级别最高的进行编码
C. 仅有一个被编对象有输入，其他均没有输入
答案:
4.三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（??? ）是错误的。
{图}
A. 图（a）
B. 图（b）
C. 图（c）
答案:一网一平台答案
5.下列三个逻辑电路框图中，（??? ）是译码器。
{图}
A. 图a
B. 图b
C. 图c
答案:
6.16选1数据选择器应该有(??? )个数据输入端。
A. 4
B. 8
C. 16
答案:
7.由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态(??? )。
A. 仅取决于电路的输入信号
B. 仅取决于现在的输出状态
C. 不仅取决于输入信号，还与输入信号作用前的现态有关
答案:
8.主从触发器在每个CP脉冲周期，(??? )。
A. 主触发器和从触发器的输出状态都只能改变一次
B. 主触发器的输出状态可能改变多次，但从触发器只能改变一次
C. 主触发器只能改变一次，但从触发器的输出状态可能改变多次一网一平台答案
答案:
9.由RS触发器的真值表可知，它的状态方程和约束条件是（??? ）。
?R ?S ?{图}
0
0
?{图}
0
1
1
1
，我们的目标是要做全覆盖、全正确的答案搜索服务。
0
0
1
1
不允许
A. {图}
B. {图}
C. {图}
答案:
10.为了把串行输入的数据转换成并行输出的数据，可以使用(??? )。
A. 计数器
B. 移位寄存器
C. 数据选择器
答案:
11.与同步时序电路相比，异步时序电路的主要缺点是(??? )。
A. 抗干扰能力差
B. 功耗大
C. 速度慢
答案:
12.N个触发器可以构成最大计数长度为(??? )的计数器。
A. ?N
B. N2
C. 2N
答案:
发表于 2024-10-11 22:37:20
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
QQ登录
