基于SRAM 结构的FPGA 器件的SEU 错误检测与校正的研究

admin

题目：


雅宝题库答案：

****此区域为收费内容****    需支付 1 知识币后可查看，1币=0.01元查看答案

雅宝题库解析：
FPGA 的越来越多地要求 的航天器电子设计师，因为他们在实现高性能，可重构，低NRE 成本和快速转左右的时间，如多个要求高灵活性。然而，在空间环境中，基于SRAM 的FPGA 的LUT 配置位是高度敏感瞬态故障（如单一事件搅得SEU）。自发位反转发生在LUT 的配置位可以改变设计系统的功能。本论文采用纠错码（ECCs）架构容忍的基于SRAM 的FPGA LUT 配置位的故障。故障检测和校正是通过使用没有任何重新配置的需要和重要的领域开销在线快速检测和校正周期。通过使用这种架构，双重错误检测和LUT 配置位在一个错误将在每一个时间间隔纠正。纠错能力和成本发生在长期的面积和时间的编码器和解码器的开销进行了分析。在ModelSim 仿真故障注入实验的方法进行了验证。实验结果表明，效率比传统的计划，如重复比较TMR 电路设计及FPGA 的功耗和面积开销。