基于高速ADC、DAC和FPGA的通信综合测试仪基础平台的设计与研制

123456aa

题目：


雅宝题库答案：

****此区域为收费内容****    需支付 1 知识币后可查看，1币=0.01元查看答案

雅宝题库解析：
    任何电子设备（如雷达、高度表等），在投入使用前都需要经过严格的测试环节。随着测试目标的多样化，相应地需要更多的测试设备，这使得测试成本及测试复杂度居高不下。通信综合测试仪是在这种背景下提出的，它是将通信常用的测试仪器（如任意波形发生器、示波器等）的电路模块进行提取、整合，并在同一硬件平台上实现。实际测试时，可通过电路编程，构建、配置出所需要的测试仪器的功能。这实现了电路模块的复用，最大程度地共享系统资源，减小了测试成本。    本文的主要研究内容是设计并实现基于软件无线电（SDR，Software Definition Radio）结构的通信综合测试仪基础平台，它的主要组成包含：用于实现任意波形发生器所需要的高速DAC系统，用于窄带幅-相接机及宽带数字化测量接收机所需要的高速ADC系统，基于FPGA阵列的信号处理平台及大容量高速数据存储系统，以及同上位机交互所需要的高速以太网数据传输通道等。本文还研究并设计了低抖动时钟电路及高速宽带信号匹配电路，以实现高速ADC/DAC系统的性能。本文对基础平台中的各子系统逐一进行讨论（包括方案论证，电路设计、实现等），并完成了各子系统的PCB板图绘制及硬件测试。    基础平台的设计和软硬件测试工作已经顺利完成：由一片Cyclon-III型FPGA管理两片Stratix-II型FPGA协同工作的、强大的信号与数据处理引擎，支持由多处理器分管与协调控制的分布式数据处理结构，支持可灵活组合、多种配置的子系统；高速ADC子系统、DAC子系统及高速DDS子系统的动态性能指标良好（16位ADC子系统的SNR优于76dBFS、SFDR优于80dBc，14位DAC子系统的SFDR优于73dBc，DDS子系统的10位DAC的SFDR优于65dBc）；交叉存取SRAM子系统可提供最高400MSPS的数据流；高速以太网数据传输子系统可实现同PC机的数据交互，各子系统的实现指标均已达到系统设计要求。